

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-078616

(43) Date of publication of application: 22.03.1996

(51)Int.CI.

H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number: 06-209790

(71)Applicant: FUJITSU LTD

(22)Date of filing:

02.09.1994


(72)Inventor: TSUCHIYA MASATO

(54) MULTI-CHIP MODULE

(57)Abstract:

PURPOSE: To obtain a substrate for a multi-chip module capable of increasing a mounting density by mounting semiconductor elements on both the surfaces of the substrate thereby effectively utilizing the surfaces of the substrate and also capable of providing good heat radiation.

CONSTITUTION: A metal plate 23 for heat radiation is sandwiched between at least two alumina laminated substrates 21 and 22 and simultaneously baked as one united body, which contains substrates mounting semiconductors on both the surfaces, a ceramics package 29 having a thermal via 32 inside which is connected to at least part of the metal plate 23 of the substrate when the substrate has been mounted, and a heat radiating member 36 attached to the ceramic package 29 in such a manner that it can be connected to the thermal via 32.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-78616

(43)公開日 平成8年(1996)3月22日

(51) Int.Cl.⁶

識別記号

庁内整理番号

 \mathbf{F} I

技術表示箇所

H01L 25/065 25/07 25/18

HO1L 25/08

Z

審査請求 未請求 請求項の数3 OL (全 5 頁)

(21)出願番号

(22)出願日

特願平6-209790

平成6年(1994)9月2日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 土屋 正人

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内


(74)代理人 弁理士 石田 敬 (外3名)

(54) 【発明の名称】 マルチチップ・モジュール

(57) 【要約】

【目的】 基板の両面に半導体素子を搭載して基板面を 有効に利用して実装密度を上げることができ、且つ放熱 の良好なマルチチップ・モジュール用基板を得ることを 目的とする。

【構成】 放熱用の金属板23を少なくとも2枚のアル ミナ積層基板21、22で挟んで同時焼成して一体化 し、両面に半導体素子26を実装した基板20と、内部 にサーマルビア32を有し且つ前記基板20を実装した 際に基板20の金属板23の少なくとも一部が該サーマ ルビア32に接続するように構成したセラミックパッケ ージ29と、前記サーマルビア32に接続するように該 セラミックパッケージ29に取付けられた放熱部材36 とを含んでなることを特徴とするマルチチップ・モジュ ールである。



【特許請求の範囲】

10

【請求項1】 放熱用の金属板(23)を少なくとも2枚のアルミナ積層基板(21、22)で挟んで同時焼成して一体化し、両面に半導体素子(26)を実装可能とした基板(20)を具備することを特徴とするマルチチップ・モジュール用基板。

【請求項2】 前記アルミナ積層基板(21、22)に基板(20)の面から金属板(23)に至るスルーホールに熱伝導性の良好の物質を充填して成るサーマルビア(28)を設けたことを特徴とする請求項1に記載のマルチチップ・モジュール用基板。

【請求項3】 放熱用の金属板(23)を少なくとも2枚のアルミナ積層基板(21、22)で挟んで同時焼成して一体化し、両面に半導体素子(26)を実装した基板(20)と、内部にサーマルビア(32)を有し且つ前記基板(20)を実装した際に基板(20)の金属板(23)の少なくとも一部が該サーマルビア(32)に接続するように構成したセラミックパッケージ(29)と、前記サーマルビア(32)に接続するように該セラミックパッケージ(29)に取付けられた放熱部材(36)とを含んでなることを特徴とするマルチチップ・モジュール。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特に複数の半導体素子を1つの基板上に高密度に実装することにより、素子間の配線遅延を軽減し、高速の動作を可能にするマルチチップ・モジュールに関する。マルチチップ・モジュールは、高速の半導体素子を実装する上で優れた方式であるが、複数の半導体素子より生ずる熱を効率良く発散させる必要がある。

[0002]

【従来の技術】図4に、基板の表裏両面に複数の半導体素子が搭載された従来のマルチチップ・モジュールの一例(従来構造1)を示す。基板1の表裏両面には複数の半導体素子2が搭載されており、これらの半導体素子2はボンディングワイヤ3により基板1上の導体パターン(図示せず)に接続されている。基板1と外部リード4との間もボンディングワイヤ5により接続され、複数の半導体素子2を含む基板1はトランスファモールドによって、例えばエポキシ等の樹脂6により気密封止されてプラスチックパッケージ7を構成する。樹脂6の外面には放熱フィン8が取付けられ、このパッケージの熱、特に複数の半導体素子2の熱を放散している。なお、9は基板1の表裏面のパターン(図示せず)間の導通を図るためのスルーホールである。

【0003】図5に、プラスチックパッケージに比較して熱抵抗の低いセラミックパッケージを使用した従来例(従来構造2)を示す。図5において、セラミックパッケージ(セラミック基板)11の片面(図5の下面)に

複数の半導体素子12が搭載されており、これらの半導体素子12はボンディングワイヤ13によりセラミックパッケージ11上の導体パターン(図示せず)に接続される。セラミックパッケージ11の周囲立ち上がり部にはキャップ15が被せられ、内部の半導体素子12を保護する。セラミックパッケージ11の半導体素子12とは反対側の面には、放熱フィン18が取付けられ、また外部リード14がセラミックパッケージ11に接続されている。半導体素子12と外部リード14との間の接続はセラミックパッケージ11内部の配線パターン(図示せず)にて行われる。

[0004]

【発明が解決しようとする課題】上述のような従来のマルチチップ・モジュールにおいて、半導体素子から生ずる熱の伝導に関しては、基板を介してパッケージに熱を伝達する方法、或いは、半導体素子等から直接熱をパッケージに伝達させる方法があるが、いずれの方法においても、基板及びパッケージは熱抵抗が高いため(特に、図4に示したプラスチックパッケージ7は熱抵抗が高い、熱伝導率の低下の原因となる。

【0005】即ち、図4のような従来の両面実装のマルチチップ・モジュール用基板においては、表裏両面に半導体素子2を搭載して実装密度を上げることは可能であるが、マルチチップ・モジュール用基板からの熱の放散性に問題があった。また、図4のような両面実装のマルチチップ・モジュール用基板はプラスチックパッケージであるため、熱伝導性が悪く、消費電力の大きなものには適用することができない。

【0006】一方、図5のような従来のセラミックパッケージを用いたマルチチップ・モジュール用基板においては、半導体素子12の熱はセラミックパッケージ11自体を介して放熱フィン17により放熱されるので放熱性は良好であるが、セラミックパッケージ11の片面しか半導体素子12を実装できないため、実装密度を上げることが困難である。

【0007】そこで、本発明は、基板の両面に半導体素子を搭載して基板面を有効に利用して実装密度を上げることができ、且つ放熱の良好なマルチチップ・モジュール用基板を提供することを目的とする。

[0008]

【課題を解決するための手段】このような課題を解決するために、請求項1によれば、図3に示すように、放熱用の金属板23を少なくとも2枚のアルミナ積層基板21、22で挟んで同時焼成して一体化し、両面に半導体素子26を実装可能とした基板20を具備することを特徴とするマルチチップ・モジュール用基板が提供され

【0009】請求項2によれば、図3において、前記アルミナ積層基板21、22に基板20の面から金属板2 3に至るスルーホールに熱伝導性の良好の物質を充填し て成るサーマルビア 2 8 を設けたことを特徴とする請求項 1 に記載のマルチチップ・モジュール用基板が提供される。請求項 3 によれば、図 1 及び図 3 に示すように、放熱用の金属板 2 3を少なくとも 2 枚のアルミナ積層基板 2 1、2 2 で挟んで同時焼成して一体化し、両面に半導体素子 2 6 を実装した基板 2 0 と、内部にサーマルビア 3 2 を有し且つ前記基板 2 0を実装した際に基板 2 0の金属板 2 3の少なくとも一部が該サーマルビア 3 2 に接続するように構成したセラミックパッケージ 2 9 に取付けられた放熱部材 3 6 とを含んでなることを特徴とするマルチチップ・モジュールが提供される。

[0010]

【作用】請求項1によれば、基板の両面に搭載した半導体素子26の熱は、アルミナ積層基板21、22と一体を成す金属板23を介して効率良く放熱されるので、実装密度が高く、しかも放熱性の良いマルチチップ・モジュールを得ることができる。

【0011】請求項2によれば、基板20の両面に搭載した半導体素子26の熱は、サーマルビア28を介して金属板に伝わるので、より一層効率良く放熱される。請求項3によれば、基板20の両面に搭載した半導体素子の熱は、アルミナ積層基板21、22と一体を成す金属板23を介して効率良く放熱され、更にセラミックパッケージのサーマルビア32を介して放熱部材36に放熱されるので、実装密度が高く放熱性の良好なマルチチップ型半導体装置が得られる。請求項3において、請求項2のように、基板20のアルミナ積層基板21、22にサーマルビア28を設けると放熱性が一層良好となる。

[0012]

【実施例】以下、図1〜図3を参照して本発明の実施例を詳細に説明する。図1は本発明のマルチチップ・モジュール用基板の断面図である。図2(a)、(b)及び(c)は本発明で使用する基板を示す平面(表面)図、裏面図及び断面図である。図3は本発明のマルチチップ・モジュール用基板の部分拡大断面図である。

【0013】まず、図2において、2枚の矩形平板状のアルミナ積層基板21、22の間に、これらのアルミナ基板21、22と熱膨張係数の近い放熱用の金属板、例えばコバール板などのような熱伝導性の良好な金属板23をサンドイッチ状に挟み、同時焼成することにより熱伝導性の良好な基板20を作成する。金属板23は、アルミナ積層基板21、22と同様に略矩形の平板であるが、4隅にこれらのアルミナ積層基板21、22より外側へ突き出した部分23aを有する。これらの突出し部分23aは後述のように基板20からの熱の逃すためのものである。

【0014】基板20の最上面(アルミナ積層基板21 上)には、部品実装用の導体パターン(図示せず)以外 に、特に周囲部において、図2(a)に示すようにはんだバンプ24が設けられ、後述のように、セラミックパッケージとの間でバンプ接続が行われる。一方、基板20の最下面(アルミナ積層基板22上)にも、部品実装用の導体パターン(図示せず)以外に、特に周囲部において、図2(b)に示すようにワイヤボンディング用の導体パッド25が設けられ、後述のように、セラミックパッケージとの間でワイヤボンディングにより接続される。

【0015】図3は、基板20の表裏両面(アルミナ積層基板21、22)上に半導体素子26をボンディングワイヤ27により実装した状態を拡大して示す。アルミナ基板21、22には各半導体素子26の位置に対応して半導体素子26からコバールの金属板23まで延びるサーマルビア28が設けてある。これらのサーマルビア28はアルミナ基板21、22を貫通するスルーホールに熱伝導性の良好な物質、例えば金属粉などを詰めたものであり、半導体素子26の熱を金属板23に放熱する役目をする。

【0016】図1は、QFPタイプの半導体パッケージ であって、半導体素子26を実装した基板20をセラミ ックパッケージ29に搭載した状態を示す。セラミック パッケージ29には、基板20を搭載するための2つの 段差部分がある。即ち、表面側アルミナ基板21のはん だバンプ24を接続するための段差部30及び金属板2 3の突出し部分23aが接触するための段差部31であ る。段差部31にはセラミックパッケージ29を貫通す るサーマルビア32が形成されている。したがって、基 板20のはんだバンプ24がセラミックパッケージ29 の段差部30に形成された導体部とはんだ付けによって 接続され、これによって基板20側とセラミックパッケ ージ29側との間の電気的な接続が行なわれる。また同 時に金属板23の突出し部分23aがセラミックパッケ ージ29の段差部31にあるサーマルビア32に高温は んだ又は熱伝導率の高い接着材等により接続される。一 方、裏面側アルミナ基板22のボンディング用のバッド 25はワイヤボンディング33によりセラミックパッケ ージ29の導体部に接続される。

【0017】セラミックパッケージ29には外部リード34が接続され、基板20の側はキャップ35によりカバーされる。また、セラミックパッケージ29の基板20とは反対側の面には放熱フィン36が接続される。これにより、半導体素子26からの熱はサーマルビア28を通って金属板23に放熱され、更にセラミックパッケージ29のサーマルビア32を介して放熱フィン36により外部に効率良く放熱される。

[0018]

【発明の効果】以上説明したように、本発明によれば、 複数の半導体素子が高密度に実装可能で、大電力を消費 するマルチチップ・モジュールにおいても、基板の両面 に部品を高密度に搭載することができ、且つ放熱性の良 好な半導体装置が得られる。

【図面の簡単な説明】

【図1】本発明のマルチチップ・モジュールの断面図である。

【図2】(a)は本発明で用いるマルチチップ・モジュール用基板の平面(表面)図、(b)は同基板の裏面図、(c)は同基板の断面図である。


【図3】本発明で用いるマルチチップ・モジュール用基板に半導体素子を搭載した状態を示す拡大断面図である

【図4】従来のマルチチップ・モジュールの一例(特に、プラスチックパッケージ)を示す断面図である。

【図5】従来のマルチチップ・モジュールの他の例(特に、セラミックパッケージ)を示す断面図である。

【符号の説明】


【図1】



29…セラミックパッケージ 32…サーマルピア 34…リード 35…キャップ 36…放熟フィン

【図3】

基板断面図



20… 芸板 21.22 … アルミナ積度板 23… コパール(金属板) 26… 半導体素子 27… ワイヤ 28…サーマルピア

20…基板

21,22…アルミナ積層基板

23…金属 (コバール) 板

24…はんだバンプ

25…ボンディングパッド

26…半導体素子

27…ワイヤ

28…サーマルビア

29…セラミックパッケージ

30,31…段差

32…サーマルビア


33…ワイヤ


34…リード

35…キャップ

36…放熱フィン

【図2】






20…基板 21.22 …アルミナ積層板 23…コパール板 24…はんだパンプ 25…ポンティングパッド

【図4】

従来構造 1



1…基板 6…削削 2…半導体素子 7…プラスチックパッケージ 3…ワイヤー 8…放熱フィン 4…リード 9…スルーホール

【図5】

